Update cache-coherence-and-memory-order-2.md

content/Blog/cache-coherence-and-memory-order-2.md

@@ -39,7 +39,7 @@ Slug: cache-coherence-and-memory-order-2
 
 处理器一致性模型是顺序一致性模型的弱化版本，它放宽了对“写->读”操作顺序的要求。该模型允许处理器在读取时从存储缓冲区（Store Buffer）中获取一个尚未写入缓存的值，即使这个值还没有被其他处理器看到。x86-64 实现的全序写（Total Store Ordering, TSO）模型就是处理器一致性的一种。TSO 允许一定程度的乱序执行，提高了系统的性能，同时仍然提供了较强的一致性保证。
 
-### 弱一致性模型
+### 弱一致性模型（Weak Consistency, WC）
 
 弱一致性模型进一步弱化了处理器一致性模型的要求，放宽了对“读->读”、“读->写”、“写->写”以及“写->读”四种操作顺序的约束。为了确保程序执行的正确性，程序员需要在合适的地方显式添加同步操作。在这种模型中，多处理器系统的内存访问满足以下三个条件时称为弱一致性内存访问：