(Verilog-class) 并入前序课程笔记, 创建发行版留存.

v3.0---newly-added

并入前序课程笔记😋

(FPGA-class) 已完成本学期全部工作, 创建发行版留存.

勘误🤔

- 竞赛01 buffer.v 实为三层模块, 现予更正;
- 竞赛01 实验报告代码部分加入 M序列模拟器.c .

(FPGAproj2301) 已完成题目的基本要求, 创建发行版留存.

v1.0---basic-requirements

(FPGAproj2301) 已完成题目的基本要求, 创建发行版留存.