Skip to content

Latest commit

 

History

History
33 lines (25 loc) · 1.77 KB

README.md

File metadata and controls

33 lines (25 loc) · 1.77 KB
Raw

План выступления. Микроэлектроника 2023

Время: 12 минут

План

  1. Введение в верификацию процессорных ядер (~ 1.5 мин)

    • Что такое верификация цифровых устройств (0.5 мин)
    • Верификация процессорных ядер, основные сложности (1 мин)

  2. Введение в верификацию RISC-V (~2 мин)

    • Архитектура RISC-V, введение, особенности (1 мин)
    • Усложнение верификации из-за особенности архитектуры (1 мин)

  3. Типы верификации и их применимость для RISC-V ядер (~2.5 мин)

    • Формальная верификация и симуляция (1 мин)
    • Применимость формальной верификации и симуляции (1 мин)
    • Ссылки на примеры формальной (PicoRV) и на основе симуляции (Ibex) (0 мин)

  4. Верификация на основе симуляции и ее типы (~4 мин)

    • Почему верификация на основе симуляции используется чаще (0.5 мин)
    • Уровни верификации на основе симуляции + ссылки (~3.5 мин)
      • "Hello world!" (20 сек)
      • Самопроверка (30 сек)
      • Trace + ISS (1 мин)
      • Sync-lock-step (1 мин)
      • Async-lock-step (30 сек)

  5. RVFI и RVVI (~2 мин)

    • RVFI (1 мин)
    • RVVI (1 мин)

  6. Оценка будущего верификации RISC-V ядер (на вопросное время)