Skip to content
New issue

Have a question about this project? Sign up for a free GitHub account to open an issue and contact its maintainers and the community.

By clicking “Sign up for GitHub”, you agree to our terms of service and privacy statement. We’ll occasionally send you account related emails.

Already on GitHub? Sign in to your account

Идеи по ЛР8 #23

Open
Konf opened this issue May 15, 2024 · 2 comments
Open

Идеи по ЛР8 #23

Konf opened this issue May 15, 2024 · 2 comments

Comments

@Konf
Copy link
Collaborator

Konf commented May 15, 2024

  • Мне не очень нравится, что в задании предлагается реализовать "переключение" между двумя модулями CRC. На практике такое встречается нечасто. Кажется, правильнее будет просить студентов просто ставить второй модуль CRC с добавлением новых регистров.

  • Если говорить про CRC, то с годами я планомерно упрощаю эту лабу, чтобы сделать фокус не на модулях, а на шине APB. В этом ключе возможно стоит выкинуть CRC и сделать ещё более простой модуль, например, GPIO?

@sorukohi
Copy link
Contributor

sorukohi commented May 15, 2024

  1. Не совсем понял про "ставить второй модуль". Вроде как в лабе сейчас такое и реализовано. Вы имеете в виду, этот контроллер будет со своим адрессным пространством?
  2. Согласен, что раз лаба по APB, то нужно как-то больше работы непосредственно с интерфейсом. Вообще говоря, можно было бы просить студентов как раз писать wrapper, который на данный момент подаётся готовым. Может, имеет смысл к тому ещё реализовать работу p_slverr. Но чем больше будет добавлено работы с APB, чем, действительно, проще должен быть модуль, с которым будет вестись работа. Да, тот же GPIO. Иначе лаба будет иметь все шансы превратиться в кошмар студента:)
    Если говорить про CRC, то на данный момент ему не хватает теоретических разъяснений. А в приведённом модуле так вообще не понятно, как он там работает.

@Shuregg
Copy link
Contributor

Shuregg commented May 21, 2024

Если говорить про CRC, то с годами я планомерно упрощаю эту лабу, чтобы сделать фокус не на модулях, а на шине APB. В этом ключе возможно стоит выкинуть CRC и сделать ещё более простой модуль, например, GPIO?

Насчёт лабораторного задания полностью соглашусь, внимание на периферии сильно перевешивает всё остальное. Но дело не в сложности имплементации второго вычислителя, само задание будто в целом только косвенно связано с самой шиной, т.к. за студента выполнена вся основная работа: модуль оболочки полностью написан, остаётся модифицировать его по образу и подобию для подключения второго модуля, транзакции чтения/записи также уже реализованы в тестовом окружении. Понимаю, что дисциплина по FPGA, но симуляция "своими руками" могла бы сыграть положительную роль в понимании интерфейса. Либо, как упомянул коллега выше, студентам стоит дать написать свой wrapper по условной спецификации (методичке), на основе которой будет реализован требуемый функционал.

Sign up for free to join this conversation on GitHub. Already have an account? Sign in to comment
Labels
None yet
Projects
None yet
Development

No branches or pull requests

3 participants