ROADMAP_ru.md

Сделано

• Черновик спецификации
• Минимальная реализация ядра системы по спецификации
  Ядро системы реализует основные механики, описанные в спецификации и уже имеет механизмы для несложного расширения
• Поддержка элементарной связки пары языков для описания - комбо из Markdown и VHDL
• Симуляция кода VHDL (на уровне proof-of-concept)
• Интерактивный ввод и симуляция посредством Jupyter Notebook
• Базовый вывод результатов симуляции в Jupyter
  • Сгенерированные исходники
  • Диаграммы сигналов после симуляции

Вы находитесь здесь

(скоро будет готово или только-что появилось)

• Способы для запуска
  • локально (нужно определиться с минимальными требуемыми версиями пакетов)
  • в docker
  • в облаке

Ближайшие планы

• Базовый вывод результатов симуляции в Markdown
  • Сгенерированные исходники
  • Диаграммы сигналов после симуляции
• Базовая поддержка Verilog / SystemVerilog
• Описание способов участия в проекте и прочие вопросы сообщества
• Вывод результаты для выражений "по месту"
• Формирование воздействий вне исходных файлов

A few moments later

• Комплексная поддержка HDL
• Формат обратной документации (из исходников)
• Способы подключения сторонних расширений
• Отрисовка схем из YAML

Дальше загадывать сложно

Всё будет зависеть от запуска проекта